
Es un sistema microcontrolador de código abierto, basado en un pequeño núcleo RISC-V(nueva arquitectura de conjunto de instrucciones – ISA, diseñado originalmente para apoyar la investigación y educación de la arquitectura computacional y ahora se convertirá en una arquitectura abierta para las implementaciones estándar de la industria, bajo la atenta mirada de la RISC-V Foundation) basado y optimizado de 32 bits desarrollado por la ETH Zurich y por la Universita di Bologna. El núcleo tiene un IPC cercano a 1, soporte completo para el conjunto de instrucciones de enteros de base (RV32I), instrucciones comprimido (RV32C) y el soporte parcial para la ampliación del conjunto de instrucciones de multiplicación (RV32M). Se implementa varias extensiones ISA como: bucles de hardware, el posterior incremento de carga y las instrucciones de almacenamiento, operaciones ALU y MAC, lo que permite que aumente la eficiencia del núcleo en aplicaciones de procesamiento de señales de baja potencia.